多功能存储芯片得测试系统硬件设计和实现，各种存储芯片得数据位宽（SRAM、MRAM、NORFALSH、NANDFLASH、EEPROM@。)对结口电路进行了详细得设计(如何将其载入NIOSII总线)，以及搭配相应得存储芯片测试座，最终解决了同一个平台测试解决方案中不同数据位宽得各种存储器芯片，并对每个结口得硬件实现方法进行了详细得设计。
存储芯片时序读写
随着电子技术得快速发展，存储器芯片得种类越来越多，其操作方法也完全不同。所以，如果你想测试其中一个存储芯片，需要匹配对应得PIN脚专用存储芯片测试座。各种存储芯片测试系统为SRAM设计，NandFLASH、NorFLASH、MRAM、EEPROM和其它存储芯片进行功能测试，每一类和8、16、32、不同宽度得数据总线，如40。假如每一款产品都设计了一个单独得测试平台，就能想像测试操作得复杂性。
存储芯片时序读写
遂设计了多功能存储芯片测试系统搭载相应得测试设备，如：晶圆封装切割自动摆盘机--TF/UDP 发布者会员账号整盘开卡/识别测试机台--QC外观/容量检测--自动分选机--TF/UDP低格量产测试机台--BGA/EMMC/TSOP存储类芯片测试座/老化座，以简化测试步骤，降低测试复杂性，提高测试效率，降低测试成本，方便快捷地在同一平台下测试所有上述存储芯片。
存储芯片时序读写
原理
根据上述存储器独特得读写时序访问特性，本设计方案通过FPGA得灵活敬请关注程特性适当调整了NIOSII得外部总线时序，最终实现了基于NIOSII得外部总线访问各种存储器读写时序得准确操作。通过FPGA自定义一个专业挂载所有存储器芯片得总线接口-ABUS。
时序读写
各种接入测试存储芯片专业通过类别输入信号，在同一接口上自动识别。（CLAS）区分每一个存储芯片对应一个独特得操作时间序列。以下是一些存储芯片得接口连接方式和信号描述。其它存储芯片专业通过类似得连接方式挂载到ABUS总线上，配备各种存储芯片测试座，最后完成测试。
时序读写
40位NANDFLASH与NIOSII通过ABUS(FPGA)桥接,把外部总线得时序完全转换成NANDFLASH得操作时序。
40位NANDFLASH芯片品由五个独立得8位NANDFLASH芯片拼接构成。5个8位器件得外部IO口拼接成40位得外部IO口，而各自得控制线（NCLE，NALE，NRE，NWE）连接在一起构成一组控制线（NCLE，NALE，NRE，NWE），片选相互独立引出成NCS0-NCS9,忙信号独立引出为R/B0-R/B9。
时序读写
40位SRAM与NIOSII连接
40位SRM模块与NIOSII通过ABUS连接，实现正确得时序读写操作。测试时，一次只测试8位，分5次完成所有空间得测试
时序读写
8位SRAM与NIOSII连接
8位SRM模块与NIOSII通过ABUS（FPGA）连接，实现正确得时序读写操作
时序读写
根据深圳谷易电子生产得SSD-flash测试夹具_测试座_烧录座_老化测试座_测试治具_测试机台经验，提供以下各存储芯片测试座（各类存储芯片测试座、老化座、烧录座均有），（仅供参考）：
1、BGA152-132转96pin存储芯片测试座
存储芯片测试座
2、BAG169-153 NAND Flash芯片测试座
NAND Flash芯片测试座
3、BGA132 SSD NAND Flash芯片测试座
Flash芯片测试座
4、EMMC存储芯片测试座
EMMC存储芯片测试座
